System Verilog $root

110 阅读 0 评论 73 点赞

我是靠谱客的博主光亮毛衣，最近开发中收集的这篇文章主要介绍System Verilog $root，觉得挺不错的，现在分享给大家，希望可以做个参考。

全局声明和语句

在Verilog中，除了一个模块可以作为模块实例引用其他模块外，并不存在一个全局空间。另外，Verilog允许任意数目的顶层模块，因此会产生毫无关联的层次树。

SystemVeriog增加了一个被称为$root的隐含的顶级层次。任何在模块边界之外的声明和语句都存在于root空间中。所有的模块，无论它处于哪一个设计层次，都可以引用root中声明的名字。这样，如果某些变量、函数或其它信息被设计中的所有模块共享，那么我们就可以将它们作为全局声明和语句。

以上就是光亮毛衣为你收集整理的System Verilog $root的全部内容，希望文章能够帮你解决System Verilog $root所遇到的程序开发问题。

如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。

本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。