1. 首页
  2. 文章中心
  3. FPGA

【时序约束】关于设置FALSE PATH

50 阅读 0 评论
我是靠谱客的博主 酷酷小鸭子，最近开发中收集的这篇文章主要介绍【时序约束】关于设置FALSE PATH，觉得挺不错的，现在分享给大家，希望可以做个参考。

概述

FALSE PATH就是我们在进行时序分析时，不希望工具进行分析的那些路径。一般不需要工具时序分析的路径指的是异步的路径，异步路径就是指的不同时钟域的路径。
在QuartusII的一个培训文档里面解释了什么时候要用到FALSE PATH：

  1. 从逻辑上考虑，与电路正常工作不相关的那些路径，比如测试逻辑，静态或准静态逻辑。
  2. 从时序上考虑，我们在综合时不需要分析的那些路径，比如跨越异步时钟域的路径。

最后

以上就是酷酷小鸭子为你收集整理的【时序约束】关于设置FALSE PATH的全部内容，希望文章能够帮你解决【时序约束】关于设置FALSE PATH所遇到的程序开发问题。

如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。

本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
点赞(33)

相关文章

uvm debug 调试
uvm debug 调试
VCS编译systemverilog和UVM的命令记录
VCS编译systemverilog和UVM的命令记录
vcs+verdi Debug记录项目场景：问题描述：原因分析：解决方案：
vcs+verdi Debug记录项目场景：问题描述：原因分析：解决方案：
UVM Primer Ch3 SystemVerilog Interfaces and Bus Functional Models
UVM Primer Ch3 SystemVerilog Interfaces and Bus Functional Models
【时序约束】关于设置FALSE PATH
【时序约束】关于设置FALSE PATH
systemverilog中的参数传递——ref、input、output1 静态数组作为参数2 动态数组或队列作为参数3 类作为参数4 原文链接
systemverilog中的参数传递——ref、input、output1 静态数组作为参数2 动态数组或队列作为参数3 类作为参数4 原文链接
System Verilog中延时参数传递的时钟周期控制task参数传递
System Verilog中延时参数传递的时钟周期控制task参数传递
【转载】SystemVerilog中子程序调用与参数传递（ref关键字）
【转载】SystemVerilog中子程序调用与参数传递（ref关键字）

评论列表共有 0 条评论

立即
投稿
返回
顶部