我是靠谱客的博主 甜蜜黄豆,这篇文章主要介绍vivado和modelsim联合仿真,提示giving up waiting on lock,error:verilog compiler exiting解决方法,现在分享给大家,希望可以做个参考。
假设你的工程名为pro1,找到“pro1/pro1.sim/sim_1/behav/modelsim/modelsim_lib/msim/xil_defaultlib/_local",删除_local,重新仿真即可
最后
以上就是甜蜜黄豆最近收集整理的关于vivado和modelsim联合仿真,提示giving up waiting on lock,error:verilog compiler exiting解决方法的全部内容,更多相关vivado和modelsim联合仿真,提示giving内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供,作为学习参考使用,或来自网络收集整理,版权属于原作者所有。
发表评论 取消回复