可变计数器手工绘制的RTL电路如下图所示：使用Quartus生成的RTL电路图如下图所示：计数器输出的波形如下图所示：具体的VerligHDL代码是：
手工绘制的RTL电路如下图所示： 设计使得思路是，首先设计一个计数器，在技术的过程中判断输出的值与想要的最大计数值之间的关系，由此来控制计数器的归零和重设最大值。使用Quartus生成的RTL电路图如下图所示： 软件生成的RTL电路图有很多的内部细节，比如将前面的计数器单元和比较单元的具体构成显现了出来。计数器输出的波形如下图所示：具体的VerligHDL代
