verilog中task的用法
本文系转载。转载网址：https://www.cnblogs.com/xiaoyueqingfeng/articles/3788193.html在Verilog HDL中，task可以有输入，输出，并且可以调用其他task和function。这与function不一样，function只能调用function，且不能有输出，只能通过函数名来返回一个值。任务可以消耗时间，而函数不能。消耗时间是指：使...
