Verilog 状态机的设计 -学习笔记
Verilog 状态机的设计。包括三个部分：1，下一个状态机的逻辑电路2，存储状态机的当前实现逻辑电路3，输入组合逻辑电路。根据状态机的输出信号是否与电路的输入有关分为 Mealy 型状态机和 Moore 型状态机。电状态机的描述通常有三种方法，称为一段式状态机，二段式状态机和三段式状态机。状态机的描述通常包含以下四部分1)利用参数定义语句 parameter 描述状态机各个状态...
