HDL4SE：软件工程师学习Verilog语言（十二）12 SystemC
#11 HDL4SE环境和HDL4SE子集前面我们已经介绍了verilog语言的基本概念，虽然做了剪裁，但是我们所需要的RTL描述，基本上还是完整的。然而对于软件工程师而言，前面的描述有两个问题，一个是没有明确定义一个规范，另一个是范围还是过大。没有明确一个规范，也就是没有规定一个HDL4SE的verilog子集，很多内容存在发挥空间，每个人理解可能还是不大一致，加上IEEE. 1364-2005规范本身存在一些不够明确的地方，比如基本的表达式运算优先级只在文本中规定了，但是在后面的形式语法描述
