Verilog实现数字时钟
基于f = 100Hz的Clock设计一个数字时钟，用Verilog实现以下功能1、产生时、分、秒的计时2、可通过3个按键来设置时、分、秒值module clock( input clk, input rst_n, input hour_set, input [4:0] hour_set_value, input minute_set, input [5:0] minute_set_value, input second_set, input [5:0] second_set_
