伪随机码（verilog）简介3位伪随机码4位伪随机码
简介伪随机序列又称为伪随机码，是一种人工生成的周期序列，可以作为数字通信中的一个信号源，用于检测数字通信系统错码的概率，即误码率。产生伪随机码的方式有很多，通常使用线性反馈移位寄存器（LFSR）来产生。所谓线性反馈，是指反馈函数中仅包含模 2 加运算（也就是逻辑异或），而不含非线性运算。由线性反馈寄存器产生的周期最长的二进制序列称为最大长度线线性反馈寄存器序列，简称m序列。如果移位寄存器长度为n，则m序列的周期是(2^n -1)，没有全0的状态。伪随机码发生器的初始状态由微处理器通过SEED寄存
