Verilog---项目导向D5---2020/3/22
1.代码实现：有限状态机一、设计一个“111”的序列检测器，当输入3个或3个以上“1”时，电路输出1，否则输出0（1）状态转移图方法：代码实现：//设计一个“111”的序列检测器，当输入3个或3个以上“1”时，电路输出1，否则输出0module checker(z,x,clk);parameter s0=2'b00,s1=2'b01,s2=2'b10,s3=2'b11;output ...
