数字电路静态时序分析基础三建立静态时序分析的环境
数字电路静态时序分析基础建立静态时序分析的环境1. 时钟约束1.1 建立时钟 creat_clock1.2 时钟不确定性 set_clock_uncertainty1.3 时钟延迟 set_clock_latency1.4 生成时钟 creat_generate_clcok2. 外部约束2.1 输入延时 set_input_delay2.2 输出延时 set_output_delay3. DRC4. Virtual clock5. Refining the Timing Analysis来源：I
