锁存器、触发器、寄存器的关联与区别及其相应的verilog描述1：锁存器、触发器、寄存器的关联与区别 2：RS锁存器、D锁存器、D触发器等边沿触发器的电路结构及其相应Verilog的描述（行为级、门级）
1：锁存器、触发器、寄存器的关联与区别首先应该明确锁存器和触发器是由与非门之类的东西构成。尤其是锁存器，虽说数字电路定义含有锁存器或触发器的电路叫时序电路，但锁存器有很多组合逻辑电路的特性。 锁存器（latch） 电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，当锁存器处于使能状态时，输出才会随着数据输入发生变化。（简单地说，它有两个输入，分别是一个有效信号EN,一个输入数据信号DATA_IN，它有一个输出Q，它的功能就是在EN有效的时候把DATA_IN的值传给Q，也
