基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第七章：奇数骑实验代码
1多选(3分)模2计数器的输出状态包括得分/总分A.'10B.'0C.'1D.'11正确答案：B、C2多选(3分)以下代码描述的是________.module counter( input Clock,Reset, output reg [3:0] Q); always@(posedge Clock,posedge Reset) if(Reset==1) Q<=0; else Q<=Q+1;endmodule得分/总分A.加法计数器
