RISC-V（1）cpu基础1.1.RISCV CPU概述1.2 RV32I 基本整数指令集RV32I1.3 基本指令格式1.4 计算机简单组成模型2.1 计算机组成原理的简单电路设计2.2 PC模块的设计和实现2.3 指令存储器ROM的设计与实现2.4 顶层模块2.5 编写TestBench3.1 仿真结果
1.1.RISCV CPU概述RISC-V(读作“RISC-FIVE”)是基于精简指令集计算(RISC)原理建立的开放指令集架构(ISA)，V表示为第五代RISC(精简指令集计算机),表示此前已经四代RISC处理器原型芯片。由加州大学伯克利分校的David A. Patterson教授带领下完成。与大多数ISA相反，RISC-V ISA可以免费地用于所有希望的设备中，允许任何人设计、制造和销售RISC-V芯片和软件。它是第一个被设计成可以根据具体场景可以选择适合的指令集的指令集架构。基于RISC
