2021-07-01
1；实验目的；利用Quartus和Modus进行联合仿真2；实验代码module mux4(input[3:0] d0,d1,d2,d3,//4个4位的输入input[1:0] select,//2位输入，表示选择的输入output reg [3:0]out//4位输出，和选择的输入一致);always @(*) //敏感信号列表，当d0,d1,d2,d3,select任意一个改变时执行begincase(select) 0: out=d0; 1: out=d1; 2: out=
