【 Verilog HDL 】case, casez, casex 之干货总结
这几天在做一个无人机定位的项目，时间比较紧，自己也不太懂，所以就边忙别愁就没有了精力写博客了。可是想想这样也不好，还是抽出点时间写博客，即使写的比较简单也行，至少能解答自己的疑惑就够了。Verilog HDL中的case语句有两种变种，casex和casez，既然存在这两种形式，肯定是合理的，为了应对特殊的情况。我们只需要掌握其具体用法，需用用到的地方就用上，倒也不必考虑太多。（我见有些人还分...
