感动哈密瓜

文章
7
资源
0
加入时间
4年0月7天

实现上位机与FPGA uart交互

前言 初学者学习记录目的:实现上位机与FPGA uart交互开发环境:quatus prime 18.1,芯片 altera :EP4CE15F23C8。实验现象:1.使用uart:bps=9600(参数可调整),8n1数据结构发送和接收数据。2.上位机与FPGA 64位数据通讯,16bit head+16地址(最高位0:写;1:读)+32数据。3. 驱动数据参考下图 《regtable_uartledseg》

深入php之规范编程命名小结

在之前工作的时候都未注重自己的命名规范,现在根据驼峰命名严格要求自己: 相关的定义如下 基本概念骆驼式命名