对于做{FPGA的朋友来说，调试的手段要么用Debug单元，要么就是仔细分析时许上的问题。但是有很多时候要是陷入到误区里面，调试的难度就是很大了。对于问题的定位，个人的建议如下：要是接口上采集的数据不准确，这个是最好定位的。添加debug单元就可以在线分析。当定位到问题的原因了，那要解决就相对容易多了。比如可以添加接口的时许约束、调整Clk对数据的采集位置、在代码里面添加delay的控制等方法； 对于设计中时序设计有问题的，但是每次结果都是一样的情况。那就需要考虑fifo是不是有溢出、Ram的调
Xilinx
2023-11-21
46 点赞
0 评论
69 浏览
