8位串入并出移位寄存器的Verilog描述 1 Verilog描述module shift_s2p( input din, input clk, input clr, output reg [7:0] q);//串入并出移位寄存器/* 该寄存器由8个同步D触发器组成 */ always@(posedge clk or negedge clr)begin ... 基本时序逻辑电路 2023-06-02 35 点赞 0 评论 53 浏览
