VHDL---基于状态机的十进制加法计数器
状态机由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设定的状态进行状态转移，是协调相关信号动作、完成特定操作的控制中心。状态机简写为FSM（Finite State Machine），主要分为2大类：第一类，若输出只和状态有关而与输入无关，则称为Moore状态机； 第二类，输出不仅和状态有关而且和输入有关系，则称为Mealy状态机。 程序的状态转换图如下： 代码工程由四部...
