ODDR2的使用 1.SPartan6 FPGA中， PLL产生的时钟不能直接连到FPGA的通用I/O上；2.如果硬件已经连上了，可通过在PLL输出与通用I/O之间增加ODDR2模块缓冲来解决。3.ODDR2与PLL模块可放在一个V文件中。4.ODDR2模块如下： ODDR2 #( .DDR_ALIGNMENT("NONE"), // Sets output alignm Other 2023-06-14 48 点赞 0 评论 72 浏览
