转载-数字电路设计时钟与约束（一）
1.时钟/时钟树的属性 一般的时钟，我们都指的是全局时钟，全局时钟在芯片中的体现形式是时钟树。时钟树，是个由许多缓冲单元(buffer cell)平衡搭建的时钟网状结构，如下图所示:实际的时钟除了周期／频率、相位、沿、电平属性外，还有其他的属性，也就是：不是下面这样子规规整整的： 实际的时钟属性（“实际的buff”）： ①时钟的偏移（skew）： 时钟分支信号在到达...
