瘦瘦奇异果

文章
8
资源
0
加入时间
3年0月8天

FPGA之Ultra96-v2从这里开始

1、必备资料:xilinx官网资料:原理图、xczu3eg芯片手册2、官网github :avnet3、xilinx论坛:PMIC 固件更新,防止重启https://www.element14.com/community/groups/fpga-group/blog/2021/02/09/updating-pmic-on-ultra96-v2-through-the-20201-bsp4、新手启动教程主要是常规设置和运行例子。5、国外设计网站:https://www.hackster.io/

Verilog语言注意事项

一.Verilog设计中需要注意的问题模板module 模块名 (模块端口名表);    模块端口和模块功能描述endmodule注意【1】基本模块都以module开头。【2】模块名组好与实现的功能接近,比如4位加法运算为add4。【3】模块端口列表必须包含该模块的所有输入、输出和双向端口名,其用逗号隔开,记得在括号外面加分号。【4】endmodule是结束关键词,对该模块的所有功能描述必须都放在module和endmodu