9,veriolg算术运算简介
信号处理对于数字逻辑工程师而言主要是数学运算,“欲作信号,必先算术。学会操作,才能成功”。算术运算全部打包也没有几个,如下表所示:符号例子含义注释+a+ba加b可综合-a-ba减b可综合*a*ba乘以b不可综合/a/ba除以b不可综合,整数除法时,结果取靠近0的整数%a%ba对b取模不可综合,结果与a的符号相同**a**ba的b次幂不可综合,操作数为实数、整数或带符号数,结果为实数;操作数为无符号数,结果为无符号数在FPGA内部如果要实现乘除法运算的话,一般是调用IP核。虽然上述的乘法、除法、取