delay延时模块
module delay #(parameter RST_EN = 0,parameter DLY_CLK = 1,parameter DATA_WIDTH = 8)(input sys_clk ,input rst_n ,input [DATA_WIDTH - 1 : 0] din ,output [DATA_WIDTH - 1 : 0] dout );reg [
