平常纸鹤

文章
5
资源
0
加入时间
3年0月20天

时序约束——相关基础概念

时序路径典型的时序路径有4类:建立保持时间典型的时序模型如下图所示,一个完整的时序路径包括源时钟路径、数据路径和目的时钟路径,也可以表示为触发器+组合逻辑+触发器的模型。Tclk ≥ Tco + Tlogic + Trouting + Tsetup - Tskew其中,Tco为发端寄存器时钟到输出时间;Tlogic为组合逻辑延迟;Trouting为两级寄存器之间的布线延迟;Tsetup为收端寄存器建立时间;Tskew为两级寄存器的时钟歪斜,其值等于时钟同边沿到达两个寄存器时钟端口的时间差;T