Verilog HDL学习——Verilog的基本知识
1.1 硬件描述语言HDL主要涉及的学习内容主要有：（1）Verilog的基本语法（2）简单的可综合Verilog模块与逻辑电路的对应关系（3）简单的Verilog测试模块和它的意义第二部分主要是：（1）如何编写复杂的多层次的可综合风格的Verilog HDL模块（2）如何用可综合的Verilog模块构成一个可靠的复杂的IP软核和固核模块（3）如何借助于Verilog语言，并利用已有的虚拟行为模块对所设计的系统模块（由可综合的自主和商业IP模块组成）进行全面的可靠的测试和验证（
