FPGA中的D触发器
1.基本D触发器module DFF(D,Q,CLK);input D,CLK;output Q;always @(posedge CLK) begin Q <= D; endendmodule2.带异步清0、异步置1的D触发器module DFF1(q,qn,d,clk,set,reset);input d,clk,set,reset;output reg q,qn;always @(pos...
