SystemVerilog 任务生成 VCD 文件 在验证活动中，很多时候都需要生成 VCD 文件，设计人员需要查看设计变量的值的变化情况。，原作日期 2019 年 9 月 2 日 11 时 57 分 + 5 时 30 分。第一个参数表示要转储的每个指定模块实例下面的层次结构级别。第二个参数指示要转储的设计的范围/层次结构。... systemverilog 2024-01-25 40 点赞 0 评论 60 浏览
