verilog任意小数分频的实现原理波形module代码testbench代码算法解析参考文档
原理波形module代码testbench代码算法解析原理假设19/9分频，利用公式(19/9) * (a+b)=2a+3b===>a=8b=1即可以由8个2分频+1个3分频，在8*2+1*3=19个参考时钟周期内，实现19/9分频。 优点是算法简单。 缺点是占空比不是50%，因为2分频和3分频交叉组合而成，所以周期性抖动交叉。总之，用于普通的数字逻辑实现基于频率的带宽精细微调，还
