左移寄存器vhdl_移位寄存器的VHDL设计讲解学习
系部计算机与信息工程系班级学号姓名课程名称PLD原理与应用实验日期2012.10.31实验名称实验三移位寄存器的VHDL设计成绩实验目的：1、建立一个移位模式可控的8位移位寄存器。2、练习建立工程、文件、实体、结构体的建立，编译、修改、仿真。实验条件：装有QUARTUSⅡ软件的电脑实验内容与步骤：一、实验内容：建立一个移位模式可控的8位移位寄存器，是用CASE语句设计的并行输入输出移位寄存器。利用...
