MDIO接口FPGA代码MDIO 接口Verilog 代码 其中start 标志需要用mdc做时钟,可以参考后面的仿真文件。支持 clause 22 标准。 FPGA 2023-09-15 41 点赞 0 评论 62 浏览