Verilog HDL3层电梯设计 要求：(1)输入信号floor1,floor2,floor3分布表示目的楼层为第1，2，3层，该信号通过触发器保存后输出至状态机，状态机根据目的楼层为第1，2，3层，该信号通过触发器保存后输出至状态机，状态机根据目的楼层及当前楼层控制控制楼层变化，目标楼层到达后由状态机输出清除信号清除该楼层对应触发器；(2)输出信号led[2:0]显示当前楼层，高电平有效... EDA 2023-05-15 46 点赞 0 评论 69 浏览
