如意大白

文章
3
资源
0
加入时间
3年0月21天

booth乘法器的原理与verilog实现

​一、乘法原理如图所示,二进制乘法和十进制乘法类似,都是单bit相乘,移位后相加​​​​​​如a(4bit)*b(4bit)将上图中所有数相加时,我们会用到阵列乘法器其中,HA表示半加器,FA表示全加器,虚线表示进位链上图红色和紫色线表示最长路径,代表了组合逻辑深度,我们对其进行优化优化后,进位链变短由此我们可以得出,乘法运算由2部分组成:生成部分积、通过加法树对数据压缩二、部分积生成如图所示,红框中的数即为部分积我们知道,01110 = 10000 - 00010因此,上