Quartus-ll 采用三种方法实现 D 触发器功能仿真及时序波形仿真详细步骤一、D触发器简介二、创建D触发器原理图并仿真三、调用D触发器并仿真四、用Verilog语言实现D触发器并仿真五、总结六、参考资料
目录一、D触发器简介二、Quartus-II 输入原理图及时序仿真2.1 创建工程参考资料一、D触发器简介D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。D触发器（data flip-flop或delay flip-flop）由4个与非门组成，其中G1和G2构成基本RS触发器。功能表：DCLKQQN0时钟上升沿011时钟上升沿10×0last Qlas
