（71）FPGA时钟双沿约束如何做？1.1 FPGA时钟双沿约束如何做？
1.1 FPGA时钟双沿约束如何做？1.1.1 本节目录1）本节目录；2）本节引言；3）FPGA简介；4）FPGA时钟双沿约束如何做？5）结束语。1.1.2 本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3 FPGA简介FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集
