数字电路设计之各种触发器的verilog实现
时序电路的基本单位就是触发器，接下来介绍几种同步寄存器的verilog HDL实现。同步RS寄存器：有r（复位），s（置位）。它的缺点在于会有不确定状态x。module RS_Flip( clk,r,s,q,qb); input wire clk,r,s;output reg q;output wire qb;assign qb = ~q;always@(
