EDA实验(2)编码译码电路设计
EDA实验(2)编码译码电路设计实验要求1.采用Verilog设计BCD编码器并生成元件符号2.采用Verilog设计七段译码器并生成元件符号3.建立顶层原理图文件,组成编码译码器电路思路与代码1.BCD编码器的设计使用9位拨码开关实现:当每一个对应的拨码开关被打开,编码器输出其对应的BCD码。代码如下:module code(A,BCD); input[8:0] A; output[3:0] BCD; reg[3:0] BCD; always@(A) case(A) 9'b