Verilog学习心得之五-----时钟分频器
时钟整数分频分为奇数和偶数分频，偶数分频较为简单，假如需要进行偶数为N倍分频，则只需对原输入时钟进行从零开始计数count，当计数值count计数到N/2-1，只需将输出时钟反向即可，RTL代码和测试波形如下：`timescale 1ns/1psmodule clk_div_even(clk_in,rst_n,clk_out);input clk_in; input rst_...
