Matlab之if-else-end分枝语句
最简单的If-Else-End结构是：if 条件式； 运算式； end如果在表达式中的所有元素为真(非零)，那么就执行if和end语言之间的语句。?if rand(1)>0.5disp('i love you')endi love you如果有两个选择，If-Else-End结构是： if 条件式 运算式 else
落后网络
（电工基地课程笔记）基本时序逻辑
今天重新复习了D触发器。D触发器就是个真正的reg，时钟的有效沿到来时，输出值更新为输入值，其他时候输出值保持不变，与输入无关reg q;always@(posedge clk)begin qend//clk是非常重要的概念//低端FPGA如果跑软核，一般时钟频率100MHz 1.方波越窄，就要用越高频的正弦信号叠加 2.时钟是FPGA里面最繁忙的信号
他的归档
热门文章
