FPGA学习——基于Verilog实现的多功能时钟
FPGA基于Verilog实现的多功能时钟时钟实现的功能：1.数码管显示时间2.有计时功能3.可实现定点报时多功能时钟共两种工作状态：1.正常的时钟显示时间2.计时状态由于部分原因，本例中调节时间的功能并没有添加，程序大体功能完整，可能出现少许BUG，可以做个参考，望知。实现资源：FPGA开发板一块，包括： 六位八段数码管（用于显示时间）、蜂鸣器（用于定点报时）、 四位按键输入开发板采用50Mhz晶振产生时钟变量定义一共有5个输入，包括四个按键及一个时钟输入3个输出，包括位、
