将c语言编译成verilog,是否可以将System Verilog函数编译为C或C?
我在一个用C语言编写的高级模拟器上工作,用于一些用System Verilog编写的硬件.System Verilog代码包含许多仅包含逻辑的函数(即没有耗时,没有触发器).我想在我的C模拟器中重用这段代码.有没有办法通过以下方式在C(或C,它很容易链接到C)中重用这些函数:>在编译之前将系统Verilog转换为C/C++?>将System Verilog编译为可由C/C++调用的函数...