FPGA面试题目笔记（二）——同步异步D触发器、静动态时序分析、分频设计、Retiming1、行为级与RTL级的区别2、关于LUT3、`include和条件编译4、写异步D触发器（扬智电子笔试）5、静态、动态时序分析的优缺点（威盛VIA 2003.11.06 上海笔试试题）6、采用二选一多路器 mux2和inv非门实现异或操作（飞利浦－大唐笔试）7、寄存器和锁存器的区别，为什么多用寄存器，行为级描述中锁存器如何产生8、 D触发器实现2分频的Verilog描述 （汉王笔试）9、D触发器实现带同步高
二选一多路器实现实现异或。LUT 。寄存器锁存器，为什么多用寄存器，行为级描述中锁存器如何产生。 D触发器实现2倍分频。 高阻态。`include和条件编译。行为级和RTL级。
