奇数分频和偶数分频的Verilog实现——对分频本质上的理解
实现信号分频的Verilog方法有很多种，如果从本质上理解了分频这一思路则遇到任何的分频情况都能迎刃而解。因此首先来谈谈什么是分频。对于偶数分屏，如四分频，我们可以发现其分频后的时钟的跳变，无论是上升沿还是下降沿都是统一在原始时钟信号的上升沿如clk1, 或者是下降沿如clk2。如下图所示；因此对于偶数的分频，我们可以用一个计数器来实现；module div_2(clk,r...
