状态机finite-state machine学习笔记1
**状态机finite-state machine学习笔记1**例子来自于<Verilog数字系统设计教程>第12章，书中的例子错误较多，代码已经经过改写。状态转移图1.Gray编码module fsm( Clock, Reset, A, K2, K1, state);input Clock,Reset,A;output reg K1,K2;outpu...
