Verilog中#的使用与理解#的使用
我在verilog中test_bench中遇到这样的问题，记录一下。timescale 1ns / 1ps基本知识：1ns=1000ps含义为：时延单位为1ns，时延精度为1ps。简而言之，前面是总时间，后面是每个单元的时间间隔。#的使用#是延时的意思，跟timescale中的时延单位有关。`timescale 1ns / 1psmodule top_add5_tb( ); reg a=0; reg b=0; wire c; top_add5 top
