srsLTE源码学习：日志类log,logger,
Table of Contentslog.h lib\include\srslte\common 4658 2/28/2019 53logger.h lib\include\srslte\common 1301 2/28/2019 logger_file.cc lib\src\common 3329 2/28/2019...
可耐荷花
【EDA技术】 实验二 BCD码输出的60进制计数器的VHDL一、实验目的二、实验要求三、实验步骤四、VHDL程序文本五、遇到的问题及解决办法
解决办法：按照图示依次点击Tools->Options->General->EDA Tool Options->ModelSim 把路径设置为ModelSim软件所在处。解决办法：检查问题1是否已经解决，解决后关闭软件，以管理员身份启动软件，再次仿真。（1）设计具有异步清零，同步使能的60进制计数器，并用VHDL语句进行例化。（2）设计七段译码器的VHDL代码，利用元件例化的方式实现计数译码器的设计。（3） 利用软件对设计内容进行仿真调试，得到正确运行结果。（2） 分析设
win2008中设置计划任务执行PHP文件的方法
在网上找了些WINDOWS执行PHP的计划任务的方法，有一个写得很全，可惜在我这竟然没通过。最后不得不综合各门派的
