傻傻斑马

文章
3
资源
0
加入时间
3年0月28天
用VERILOG实现门级D触发器和RS触发器

用VERILOG实现门级D触发器和RS触发器

同步RS触发器的Verilog-HDL描述 /* SY_RS_FF */ module SY_RS_FF ( R, S, CLK, Q, QB ); //模块名及参数定义，范围至endmodule。 　　input R, S, CLK; 　　　　　　　　//输入端口定义
output 2023-05-31

他的专栏

Windows 7（0）
JavaScript（0）
python编程（1）
output（1）
异常解决（1）

他的归档

2023年10月（1）
2023年05月（1）
2022年04月（1）

热门文章

1
Python实现获取命令行输出结果的方法
2
用VERILOG实现门级D触发器和RS触发器
3
dubbo项目发布service服务，添加@Transactional事务注解报错