FPGA设计编程(三) 时序逻辑电路-计数器设计【实验要求】 【实验软件工具】【实验一】设计一个8位异步二进制计数器模块【实验二】设计一个8位同步二进制计数器模块【实验三】设计一个8位十进制计数器（异步/同步）模块【实验四】设计一个m序列码产生器模块（要求：码长为31，寄存器级数5，反馈系数为75（八进制）的m序列产生器）【实验结果分析及思考】
目录 【实验要求】 【实验软件工具】【实验一】设计一个8位异步二进制计数器模块1. 实验内容与原理说明2. 实验模块程序代码和激励代码(1)设计模块代码(2)激励模块代码3. 波形仿真图4.门级电路图【实验二】设计一个8位同步二进制计数器模块1. 实验内容与原理说明2. 实验模块程序代码和激励代码(1)设计模块代码(2)激励模块代码3. 波形仿真图4.门级电路图【实验三】设计一个8位十进制计数器（异步/同步）模块1. 实验内容与原理说明2. 实验模块程序代码和激励代码(1)设计模块代码(2)激励
