写自己的双时钟FIFO（DCFIFO）IP核，解决跨时钟域方式之一_通俗易懂篇！
双时钟fifo是遵循先入先出的原则，且读写的数据，在独立的线路上传输，所以连续的bit位传输，可以在不同的时钟下进行，可以有效地解决跨时钟域传输的问题。双时钟fifo写法简述：两个时钟，rd_clk,wr_clk.读命令模块：当有读请求，判断是否读空信号为1，非空则发出读命令。组合逻辑写命令模块：当有写请求，判断是否写满信号为1，非满则发出写命令。组合逻辑存储模块：双口ram，当读为1，将读指针，指向的数据发送出去；当写为1，则将数据写入写指针所在的地址位。时序逻辑 q<= mem
